科技與設計理學碩士

（集成電路設計、失效分析與可靠性分析）

Master of Science inTechnology and Design

(IC Design, Failure Analysis and Reliability)

項目學術主任致詞

隨著集成電路晶片不斷成為現代技術的支柱，半導體分析和測試在行業中的重要性日益增加，因此，我們與半導體晶片分析測試領域的領先企業勝科納米合作開發科技與設計理學碩士（集成電路設計、失效分析與可靠性分析）項目。學生們將在最後一個學期有機會前往擁有國際頂尖設備的勝科納米進行實習。

在新加坡科技設計大學 (Singapore University of Technology and Design, 簡稱 SUTD)，你們不僅會掌握理論知識，還將具備實踐能力，期待大家可以在快速發展的半導體行業中脫穎而出。

Dr. Shubhakar Kalya

高級講師

課程介紹 (Curriculum)

科技與設計理學碩士（集成電路設計、失效分析與可靠性分析）項目旨在滿足半導體行業對專業技術人才日益增長的需求。這些人才不僅要掌握先進的理論知識，還要具備豐富的實踐經驗。本項目將為學生提供半導體器件技術和架構、數字集成電路設計、半導體材料分析、器件和集成電路可靠性以及提高產品良率的失效分析等領域的全方位知識與實踐經驗。

該項目是與半導體晶片分析測試領域的領先企業勝科納米合作開發。學制一年分 3 個學期，前兩個學期將在 SUTD 校園修讀設計核心以及專業主修課程，第三學期將在擁有國際頂尖設備的勝科納米集團總部半導體學院修讀兩門必修課程，並同時進行沉浸式實踐學習。在實踐學習的學期內，每月將獲得生活津貼和住宿補貼。這一難得的機會可以讓學生為將來在半導體領域就業打好堅實的基礎。

為期一年（連續三個學期）的全日制碩士項目適合希望提升自己的技能，掌握最先進的半導體設計和分析技術，從而促進職業生涯快速發展或激發創業追求，成為行業內有技術基礎的領導者與創新者。

4大課程亮點

綜合培養，雙線並進

項目由 SUTD 與半導體晶片分析測試領域的領軍企業勝科納米攜手打造。SUTD 獨特的以設計為中心的教學法和勝科納米的先進分析技術強勢結合，共同促進人才綜合培養與發展。

技術前景，行業先知

通過深入學習前沿的半導體設計與分析技術，推動自身職業成長、激活創業潛力，從而成為行業內技術驅動的先鋒與創新領袖。

多元技能，技術翹楚

該專業的畢業生可勝任半導體製造行業的工藝工程師、集成電路設計行業的集成電路設計工程師、為提高成品率而進行半導體晶片失效分析的失效分析和可靠性測試工程師，以及半導體相關領域的研發工程師。

高效學習，掌控未來

項目為期一年，旨在幫助立志提升技能、掌握前沿半導體設計及分析技術的人士。高效、緊湊的課程設置不僅讓學員節省時間，還有助於他們更快地回歸工作或開展創業，確保在行業中站穩腳跟，走在前列。

課程時間安排

12個月的全日制課程（包含三個學期）：

學期1：9月-12月

在新科大面授學習

1 項設計核心科目 + 2 項專業主修科目

學期2：1月-4月

在新科大面授學習

1 項設計核心科目 + 2 項專業主修科目

學期3：5月-8月

在勝科納米半導體學院（中國）學習

2 項專業主修科目 + 實習

（每月將有生活津貼和住宿補貼）

（上下滑動查看更多信息）

2+6+1 式課程設置

共有八門課程（96學分），包括兩門核心設計課程和六門專業必修課程，以及第三學期的畢業實習。

核心設計課程（每門課程12學分）

創新設計

設計科學

專業必修課程（每門課程12學分）

半導體器件技術

與設計：矽及其它

數字集成

電路設計

半導體技術的

材料與設計

先進 CMOS 設備的

可靠性和失效分析

集成電路生產中

的晶圓製造、

缺陷表征

和良率提升

半導體器件

高級失效分析技術

在勝科納米集團總部同期實習（第三學期）

必須獲得至少 96 個學分，且平均學分績點（5.0分制）累計最低達到 2.5 方可獲得 SUTD 的科技與設計理學碩士（集成電路設計、失效分析與可靠性分析）碩士學位。

科技與設計理學碩士（集成電路設計、失效分析與可靠性分析）項目是為期一年的全日制。目前，項目不提供非全日制學習。

申請條件 & 錄取標準

學歷：至少擁有相關專業的學士學位。

語言能力：精通英語（如果本科教學語言不是英語，則要求托福成績、雅思成績，或四、六級良好成績）。

沒有相關學位的有興趣申請者可提供簡歷或以往業績簡介，重點介紹自己的技能、能力和經驗，以增強申請的說服力。具有相關行業經驗也會被考慮在內。

學費標準